[IDF07] Xilink toont chips voor Xeon socket

1 reactie

Eerder vandaag schreven we al dat Intel werkt aan de Geneseo standaard, waarmee men het gebruik van co-processors voor speciale doeleinden in systemen wil bevorderen. Hoewel de Geneseo standaard nog verre van af is, werkt Intel ook nu al met diverse partijen om producten in deze richting te ontwikkelen. Op de Technology Showcase van IDF toonde het bedrijf Xilink een accelerator chip die plaats kan nemen in een normaal Xeon socket. Men toonde deze werkend in een 4-way Xeon-server, waarin slechts twee processors zaten en de vierde socket bezet was door de Xilink module. De gebruikte chip is een krachtige, programmeerbare gate-array chip, zodat je er als klant in samenwerking met Xilink functionaliteit naar wens in kunt programmeren. Xilink heeft al langer dergelijke accelerator chips op PCI-Express of PCI-X basis en zegt daar flinke successen mee te bakken. Een voorbeeld is een implementatie van het Monte Carlo risk assement protocol, dat door veel banken wordt gebruikt om de aankoop van aandelen te evalueren. Een dergelijke protocol zou op een speciaal daarvoor gemaakte Xilink chip nu al tot 40x sneller kunnen werken dan op de snelste Xeon-processor die Intel kan leveren. Het voordeel van de nieuwe implementatie in een CPU-socket is dat men direct via de frontside bus veel sneller geheugen kan benaderen dan via de PCI-Express of PCI-X bus. Voor geheugenintensieve applicaties is de nieuwe opzet dus een stuk beter. De chip werkt volgens Xilink op 800 MHz en zou daardoor ook niet actief gekoeld hoeven worden. De modules zoals getoond op de foto is overigens een proof-of-concept. Op verzoek van de klant zou een dergelijke module bijvoorbeeld voorzien kunnen worden van I/O-poorten of buffer geheugen.

Het zou ons niets verbazen dat in de toekomst dergelijke accelerator chips voor heel veel (server) taken gemeengoed worden. Niet voor niets zetten AMD en Intel groots in op respectievelijk Torrenza en Geneseo. 

 idf07img_0505_550

idf07img_0508_550

« Vorig bericht Volgend bericht »
0
*