Vanmorgen schreven we dat IBM en Samsung transistors willen maken die (op papier) kleiner zijn dan 1 nanometer, en wel door ze verticaal in chips te integreren. Intel is iets van plan dat minstens net zo gek is, het bedrijf kan namelijk transistoren in een enkele chip op elkaar stapelen.
Dat heeft de chipbakker gisteren aangekondigd tijdens IEDM 2021. Intel ontwikkelt al 'ribbonfet-transistoren' waarbij er ook meerdere vinnen op elkaar zitten — of eigenlijk is de vin opgedeeld in meerdere delen. Bij die techniek zijn de verschillende delen echter nog onderdeel van dezelfde transistor en kunnen ze dus maar één enkel signaal versturen.
Met de nieuwe technologie plaatst Intel echter een volledige transistor bovenop een tweede transistor, waardoor het dus ook twee afzonderlijke signalen kan versturen. Het borduurt voort op een techniek die Intel in 2019 al heeft ontwikkeld, al werd er toen nog gebruikgemaakt van lineaire transistoren. Nu kunnen ook nieuwere soorten transistoren worden gebruikt, zo toont Intel al twee ribbonfet-versies op elkaar. Ze kunnen bovendien in één keer worden gemaakt. Intel impliceert dat ze voorheen afzonderlijk werden geproduceerd, waarna ze achteraf op elkaar gezet werden. Het bedrijf hoopt hiermee de transistordichtheid met 30 tot 50% te laten toenemen.
Naast het stapelen van transistoren heeft Intel ook vooruitgang geboekt met zijn Foveros-interconnect. Voor de techniek die het al gebruikt in producten waren de micro bumps die de chips verbinden met de interconnect nog relatief groot. Voor 'Foveros Direct' zijn ze flink verkleind, ze hebben een onderlinge afstand van minder dan 10 micron. De die-ruimte die nodig is op de chip voor het tot stand brengen van de interconnect verkleind. De micro bumps die onder deze delen zitten, zitten namelijk dichter op elkaar. Verder maakt het kleinere formaat van de interconnect-delen op de chip een complexere integratie van een groot aantal chiplets mogelijk.
Bron: Intel
