CES: chip in Rocket Lake-S onthuld: hoe ziet Cypress Cove en meer cache eruit?

12 reacties

Intel heeft op de Consumer Electronics Show de Rocket Lake-S-cpu's onthuld. Wat we nog niet zagen was de die in de processors, maar PC Games Hardware heeft een die shot van Intel zelf in het persmateriaal gevonden. De Twitteraar Locuza, die regelmatig gedetailleerde afbeeldingen plaatst van chips, heeft hem bovendien onderzocht.

Helaas is het formaat nog niet goed in te schatten. De Twitteraar zegt bovendien dat zijn geplaatste variant niet de oorspronkelijke verhoudingen heeft gehouden, hij heeft hem namelijk digitaal plat gelegd. We weten al dat de RKL-S-chip acht cores en zestien threads heeft en een flink verbeterde geïntegreerde gpu heeft op basis van de Xe-architectuur. Een deel van de verbeteringen moet vanuit de efficiëntere Cypress Cove-cores komen en een 14nm-backport zijn van het vergelijkbare Willow Cove-ontwerp, dat op 10 nm wordt gebakken.

Dat betekent dat elke core net als Willow Cove 512 KB L2-cache heeft. Dat is een verdubbeling ten opzichte van Skylake, maar de Willow Cove-cores in Tiger Lake hebben opvallend genoeg juist de beschikking over 1,25 MB. De L1I en L1D-caches moeten vergelijkbaar zijn met die van Willow Cove. Intel heeft zelf al verklaard dat L1I en L1D met respectievelijk 50% en 100% zijn gegroeid ten opzichte van Skylake.

De L3-cache blijkt juist te zijn gekrompen ten opzichte van Willow Cove. Voor Rocket Lake's acht cores is er plek voor 16 MB aan L3-cache (16 Mibibyte, om heel precies te zijn). Dat is goed voor 2 MB per cpu-core, terwijl de 12 MB in de Tiger Lake-U-die met vier cores goed is voor 3 MB per core. De L3-cachegrootte is dus gelijk aan die van Skylake. Ook zitten er in de voorgaande Comet Lake-S-die tien cores en niet acht. Ook de igpu is flink getrimd tot slechts 32 eu's, ten opzichte van Tiger Lake-U/Y met 96 eu's. Verder kunnen we nog weinig zeggen over het exacte formaat van de gehele Rocket Lake-chip.

Bronnen: PC Games Hardware, Locuza (Twitter)

« Vorig bericht Volgend bericht »
0
*