AMD-patenten laten plannen GPU-chiplets en aanpasbare instructies zien

10 reacties

AMD heeft met de overname van Xilinx een verandering in gang gezet waar we de gevolgen nu nog maar moeilijk van kunnen inschatten. Klaarblijkelijk had AMD ook vóór de overname in oktober al plannen voor chips die flexibeler inzetbaar zijn, zo blijkt uit een patent waar de dataminer La Frite David een link naar op Twitter heeft geplaatst. Minstens zo bijzonder is dat er in een tweede patent wordt gesproken over chiplets voor grafische chips.

AMD constateert in het patent over chiplets dat het inzetten van gpu-chiplets een aantal problemen met zich meebrengt. Doordat een gpu met name geschikt is voor het verwerken van parallelle workloads vindt er ten opzichte van een cpu veel communicatie plaats tussen de verschillende onderdelen. Chiplets brengen daarbij extra latency en stroomverbruik met zich mee. Daarnaast moet het geheugen op de verschillende chiplets synchroon met elkaar samenwerken. Dat verhoogt de complexiteit en dus de prijs van het ontwerp, iets wat chiplets juist op proberen te lossen.

De chipontwerper wil deze problemen oplossen door  ‘high bandwidth passive crosslinks' te integreren. Het conceptontwerp maakt gebruik van één 'hoofdchiplet' dat direct in verbinding staat met de cpu. De andere gpu-chiplets communiceren met het geprioriteerde chiplet via passieve crosslinks. Dit moet een soort infinity fabric-achtige verbinding tussen de chiplets op dezelfde interposer vormen. Ook moet elke chiplet beschikken over zijn eigen last level cache (llc), in plaats van dat dit op het algehele gpu-niveau wordt geïntegreerd. Deze cachepools zijn net als de gpu-chiplets zelf onderling met elkaar verbonden, zodat het geheugengebruik coherent blijft.

In het tweede patent heeft AMD het over 'één of meerdere programmable execution units', waarmee verschillende soorten aangepaste instructies uitgevoerd kunnen worden. Als een processor (lees: de programmeerbare logica) een programma opstart wordt ook een bitfile geopend waarin is beschreven hoe de aangepaste instructies uitgevoerd moeten worden. Dat heeft erg veel weg van field programmable gate arrays of fpga's, een processortype dat AMD ook noemt in het patent. Toch is het patent al in de zomer van 2019 aangevraagd, op 31 december is het intellectueel eigendom goedgekeurd.

Een conventionele fpga heeft de beschikking over verschillende van de genoemde bitfiles. Deze worden door de cpu verwerkt, wat tijd en energie kost. In AMD's implementatie kan de peu een simpel selectieprincipe toepassen, waardoor het programmeren een stuk sneller en efficiënter kan. Met de nieuwe onderdelen wordt getracht om op een flexibele manier erg specifieke instructies snel uit te voeren. Bovendien kan elke peu apart geprogrammeerd worden en taken parallel aan de ander uitvoeren. Verder is virtualisatie een mogelijkheid, terwijl alle beveiligingseigenschappen van het algehele systeem actief blijven. Als laatste kan de programmable execution unit tijdens runtime worden geherprogrammeerd.

Bronnen: La Frite David (Twitter), Marakeshmode (Reddit), FreePatentsOnline (GPU-instructies), (FreePatentsOnline (GPU-chiplets)

« Vorig bericht Volgend bericht »
0
*