'AMD Zen 3-CPU's krijgen flinke IPC-verbetering en gedeelde L3-cache voor alle acht cores'

48 reacties

Het Duitse Hardware Luxx schrijft dat het interne informatie vanuit AMD heeft ontvangen, waarin details worden onthuld over de aankomende Epyc-cpu's met codenaam Milan.

Hier wordt onder andere in geconcludeerd dat de Milan-cores een vernieuwd cache-ontwerp zullen hebben, waardoor alle 8 cores in een ccx de L3-cache zullen delen met de andere cores in dit core-complex. Bij Zen 1, Zen+ en Zen 2 is de L3-cache opgesplitst in groepen van twee per ccx. Op het gebruik van de verbeterde Zen 3-cores moeten de cpu's gelijk zijn met de Rome-chips; het gaat nog altijd om 64 cores op 7 nanometer per package, het tdp ligt tussen de 120 en 225 watt en er is nog altijd ondersteuning voor ddr4 en (maximaal) pcie 4.0.

Milan moet ten opzichte van Rome 15% beter presteren in integer-workloads, aldus Hardware Luxx. Opvallend genoeg moeten chips met 32 cores iets beter presteren, met een gemiddelde verbetering van minimaal 20% over de gehele linie — dat geldt voor zowel single- als multi-threaded taken. Van chips met meer dan 32 cores wordt een prestatieverbetering van 10 tot 15% verwacht. Afgelopen herfst gingen al vergelijkbare geruchten over de ipc en de cacheconfiguratie, maar nu lijkt het meer vaste grond onder de voeten te hebben gekregen.

Het is uiteraard de verwachting dat AMD voor de Ryzen-chips voor consumenten dezelfde chips zal gebruiken als voor Epyc, net zoals het geval is bij de voorgaande generaties. Daarom zal de gedeelde cache en het ipc-niveau hoogstwaarschijnlijk ook gelden voor de desktopproducten binnen de Ryzen-serie.

Na Milan moet Genoa verschijnen. Deze chips worden volgens AMD's eigen roadmap gemaakt op TSMC's 5 nanometer-node en het maximale tdp verhogen van 225 watt naar 240 watt. Voor de Epyc-producten zal worden overgestapt op een nieuw socket genaamd SP5, en er moet ondersteuning zijn voor ddr5 en pcie 5.0. Ook non-volatiel geheugen in dimm-formaat (nvmdimm-p, zoals Intels Optane-geheugen) wordt genoemd. Helaas hebben we hier verder nog geen details over.

AMD Epyc-generaties
  Napels Rome Milaan Genua
Platform SP3 SP3 SP3 SP5
Cores 32x Zen 64x Zen 2 64x Zen 3 > 64x Zen 4
CCD / L3-cache 8 cores per CCD ?
  2x 16 MB L3-cache 1x 32 MB L3-cache ?
Productieprocedé 14 nm 7 nm 7 nm 5 nm
RAM DDR4 DDR4 DDR4 DDR5
PCIe PCIe 3.0 PCIe 4.0 PCIe 4.0 PCIe 5.0
TDP 120 - 180 W. 120 - 225 W. 120 - 225 W. 120 - 240 W

Bron: Hardware Luxx

« Vorig bericht Volgend bericht »
0
*