Compiler-update wijst op mogelijke big.LITTLE-configuratie Alder Lake-S

4 reacties

Phoronix schrijft dat het in een update voor de GNU Compiler Collection voor Linux aanwijzingen heeft gevonden voor het ondersteunen van zowel grote als kleine cores in Intels Alder Lake-S-chips.

Arm bijvoorbeeld past zijn variant genaamd big.LITTLE al jaren toe, maar Intel is de eerste op de x86-instructieset die een dergelijke techniek gaat gebruiken. Alder Lake moet volgens eerder opgedoken informatie na Rocket Lake komen en acht grote Golden Cove- en acht kleine Gracemont-cores inzetten. De eerste chip van team blauw met zowel grote als kleine rekenkernen heet Lakefield, maar dit model is bedoeld voor extreem dunne en zuinige producten. Hij maakt zelfs gebruik van gestapelde chips, waaronder dram bovenop de compute-chip. Alder Lake zal het mixen van architecturen naar de desktop brengen.

Aan Lakefield was bijzonder dat avx-instructies uit waren gezet, omdat het van belang is om het soort instructies tussen de onderlinge cores consistent te houden. De zuinigere Tremont-cores kunnen dergelijke berekeningen namelijk niet uitvoeren. Intel heeft voor zijn desktopproducten met Comet Lake juist ondersteuning voor avx-512 toegevoegd, maar voor Alder Lake-S is dit op dit moment nog afwezig. Dat lijkt Intels doel van chips met meerdere soorten cores te bevestigen. Vorige maand kwam aan het licht dat HWiNFO ook 'hybride cpu's gaat ondersteunen', en achter deze feature werd ook Alder Lake vermeld.


Een die-shot van Intels Lakefield-chip.

Het is in ieder geval onwaarschijnlijk dat de zuinige cores in de nabije toekomst ook instructies als avx-512 zullen kunnen gebruiken. Opvallend is echter dat er voor minder extreme instructies dan avx-512 wél ondersteuning is in Alder Lake, zoals avx en avx-2.

De serverkant van Intels aanbod gaat worden vernieuwd met chips in de Sapphire Rapids-generatie. Voor deze producten blijkt avx-512 wel aanwezig te zijn, en inclusief de nieuwe avx512bf16-instructie. Bfloat16-berekeningen zullen dus ook gedaan kunnen worden, net zoals met de nieuwe Xeon Scalable-chips uit de Cooper Lake-generatie mogelijk is.

Bron: Phoronix

« Vorig bericht Volgend bericht »
0
*