PCI SIG geeft draft 0.7 van PCIe 5.0 vrij met definitieve featureset

19 reacties

Ondanks PCI Express 4.0 nog maar een acht maanden een definitieve standaard is, is de ontwikkeling van PCIe 5.0 al flink op weg. De PCI SIG heeft recent conceptversie 0.7 aan zijn leden beschikbaar gesteld en daarmee een belangrijke mijlpaal in de ontwikkeling van de standaard bereikt.

PCIe 5.0 moet tweemaal de snelheid van PCIe 4.0 en viermaal die van PCIe 3.0 bieden. Per lane kan er bijna 4 GB/s bidirectioneel worden overgedragen, waarmee M.2 SSD's over ruim 15 GB/s en videokaarten over zo'n 63 GB/s aan bandbreedte kunnen beschikken. 

In het standaardisatieproces van de PCI SIG is draft 0.7 een complete conceptversie. In deze release moeten alle functies gedefinieerd zijn en moeten de elektrische specificaties geverifieerd zijn doormiddel van werkende testchips. In praktische zin betekent het dat de standaard af is en de ontwikkeling van de eerste chips start.

De PCI SIG hoopt de definitieve versie van de standaard in 2019 vast te kunnen stellen.

Zie ook: PCI-Express 4.0 preview: broodnodige bandbreedte

Versie Codering Bitrate Bandbreedte per lane Bandbreedte 16 lanes
PCIe 1.0 8b/10b 2,5 Gbit/s 250 MB/s 4 GB/s
PCIe 2.0 8b/10b 5,0 Gbit/s 500 MB/s 8 GB/s
PCIe 3.0 128b/130b 8,0 Gbit/s 984,6 MB/s 15,75 GB/s
PCIe 4.0 128b/130b 16,0 Gbit/s 1969 MB/s 31,51 GB/s
PCIe 5.0 128b/130b 32,0 Gbit/s 3938 MB/s 63,02 GB/s

Bron: PCI SIG

« Vorig bericht Volgend bericht »
0
*