Samsung presenteert chipproductie-roadmap tot en met 3 nanometer

Door , bron: Samsung


Samsung Foundry heeft eerder deze week zijn fabricatieroadmap van een update voorzien met daarin de nodige wijzigingen, alsook de eerste details omtrent het 3nm-productieprocedé. Ook heeft het bedrijf herhaald dat het in de tweede helft van dit jaar nog wilt beginnen met de productie van chips op basis van zijn 7LPP-proces, 7 nm Low Power Plus, oftewel EUV-lithografie.

Een interessante voetnoot bij het 7nm-procedé is de vermelding dat de zogenaamde Key IPs (de intellectual property blocks, oftewel de ontwerpen voor andere fabrikanten) pas klaar zullen zijn in de eerste helft van 2019. Gezien het bedrijf wel dit jaar wilt starten met de 7nm-productie, is het zomaar mogelijk dat de eerste soc's op deze grootte van eigen ontwerp zullen zijn.

Het volgende proces zou 5LPE heten, afkorting voor 5 nm Low Power Early. Het zou hier volgens Samsung gaan om verbeteringen van 7LPP, met betere schaling op vlak van oppervlakte. Vermoedelijk is dit in dezelfde trend als wat het bedrijf momenteel 8 nm noemt.

4LPE en 4LPP zou de laatste generatie FinFET-processors zijn, met een kleinere celgrootte, betere performantie en een snellere overgang naar stabiele yields. Als laatste spreekt Samsung Foundries over 3GAAE/GAAP, 3 nm Gate-All-Round Early/Plus. Het bedrijf noemt zijn oplossing voor de GAA-technologie "MBCFET", een afkorting voor Multi-Bridge-Channel FET.


ES Jung op het US Samsung Foundry Forum, waar de roadmap toegelicht werd


Vandaag in het nieuws

*