TSMC plakt twee volledige wafers op elkaar met Wafer-on-Wafer-techniek

21 reacties

Het stapelen van chips in de hoogte is in de geheugenmarkt zeer succesvol gebleken. Ingewikkeldere chips zoals cpu's, gpu's en asic's worden echter nog niet gestapeld, maar TSMC introduceert vandaag een techniek die daar wel eens verandering in zou kunnen brengen.

Met TSMC's Wafer-on-Wafer, afgekort WoW, worden twee volledige wafers op elkaar gestapeld. Een van de twee wafers wordt omgedraaid en ondersteboven op de andere gelegd, zodat de interconnect lagen elkaar direct raken en de chips dus zo zeer snel met elkaar kunnen communiceren, waardoor praktisch een chip ontstaat.

Om vervolgens toch naar buiten te kunnen communiceren, worden er op een van de wafers thru-silicon-via's door de siliciumlaag aangebracht. Indien er op de andere wafer ook tsv's worden aangebracht, kan er verder gestapeld worden.

Uiteraard zitten er ook beperkingen aan de techniek. Omdat er hele wafers worden gestapeld, is er de kans dat je een kapotte die aan een werkende die koppelt, die je vervolgens beide weg kunt gooien. Ook kunnen alleen identieke chips gestapeld worden, die op een van de twee wafers gespiegeld moet worden om goed aan te sluiten.

Desondanks is het een interessante techniek voor chips die een hoog parallel karakter hebben. Als de techniek erg betrouwbaar is en de connectie tussen de chips snel genoeg, zou je je kunnen voorstellen dat in een low-end gpu (bv. GTX 1050) een chip wordt gebruikt, in een mid-range model twee chips (bv. GTX 1060), in een high-end model drie (bv. GTX 1080) en in het topmodel (bv. Titan) vier wafers. Hierdoor hoeft nog maar één chip ontworpen en gebakken te worden, in plaats van de huidige vier.

Het bereiken van een goede yield is voor deze techniek dus wel een vereiste. Als namelijk ook maar 1 chip in de stapel defect is, kan je de hele stapel weggooien. Waar een yield van 80% normaal gesproken niet rampzalig is, houd je als je eenmaal 5 wafers op elkaar gaat stapelen nog maar 33% over (= 0,85).

 

Bronnen: Cadence, PR

« Vorig bericht Volgend bericht »
0
*