Intel heeft onlangs tijdens de Hot Chips conferentie een aantal details over zijn volgende Itanium processor, codenaam Poulson, vrijgegeven. De chip wordt volgens het huidige 32 nm procedé gebakken, telt maar liefst 3,1 miljard transistors en zal over acht cores met een soort van HyperThreading beschikken.
Vorige jaar maakt de chipfabrikant al diverse specificaties van Poulson bekend tijdens ISSCC. Daaruit bleek onder meer al dat Intel het 45 nm proces zal overslaan - de voorganger van Poulson, Tukwila, is door de nodige vertragingen namelijk nog gebaseerd op 65 nm transistors. De die shrink zorgt ervoor dat het aantal cores verdubbeld kan worden naar acht stuks, die bovendien over HyperThreading-gebaseerde feature beschikken. Tevens verdubbelt het aantal instructies dat parallel uitgevoerd kan worden van zes naar twaalf.
Om dit te realiseren maakt Poulson gebruik van een nieuwe architectuur die opgesplitst is in een 'front-' en 'back-end'. Ertussenin bevindt zich een instructiebuffer dat automatisch kan bepalen naar welk deel van de processor instructies verzonden moeten worden. Het resultaat zou zijn dat het schakelen tussen threads een stuk 'goedkoper' wordt, wat een welkome eigenschap is voor een processor die inzet op parellellisme. Het instructiebuffer neemt ook de nodige foutdetectie voor zijn rekening en is in staat in het geval van corrupte instructies deze rechtstreeks opnieuw te versturen vanuit het buffer, zonder eerst het cache- of werkgeheugen daarvoor te hoeven raadplegen. Deze Instruction Replay technologie moet ervoor zorgen dat het systeem bij foutieve commando's niet plots gaat hangen door de fout te corrigeren. Bijkomstigheid is wel dat het besturingssysteem hiermee ook overweg moet kunnen.
Ook andere delen van de processor, zoals de registers en translation look-aside buffer (TLB) zijn op de schop genomen om met twee threads tegelijkertijd overweg te kunnen. Deze implementatie ligt in het verlengde van de HyperThreading technologie die Intel ook bij zijn x86-processors toepast. Wat de technologie in de praktijk voor prestatieboost oplevert voor de Itanium variant, wilde Intel vooralsnog niet kwijt.
Nog wat leuke feitjes die Intel over Poulson verklapte zijn onder meer dat een Poulson-core een oppervlak van slechts 20 mm² heeft, waar dit bij Tukwila nog 69 mm² was. De chip heeft een relatief lange in-order pipline die goed is voor 96 instructies, het dubbele van Tukwila, die zich dankzij HyperThreading dubbel zo goed laat benutten. Verder zal er een totaal maar liefst 54 MB cachegeheugen aanwezig zijn en blijft de processor pin compatible met zijn voorganger. Systeembouwers moeten zodoende relatief eenvoudig nieuwe servers op basis van Poulson kunnen ontwerpen. Intel geeft zelf aan dat in een dergelijke server probleemloos acht Poulsons ondergebracht kunnen worden.
Over kloksnelheden voor zijn nieuwe Itanium wilde Intel nog niet praten. Gezien de pin compatibility met Tukwila zal de TDP-waarde echter onder de 185 watt moeten blijven. Volgend jaar moet Poulson op de markt komen, hoewel nog onbekend is wanneer precies.
