Nehalem in het wild

7 reacties

Processorfabrikant Intel zal later dit jaar de Nehalem architectuur uitbrengen, aanvankelijk als quad core en volgend jaar als octa core. Intel heeft al diverse demonstraties van de processor gegeven, onder andere tijdens het Intel Developers Forum. De Nehalem zal het einde van de Front Side Bus betekenen en zal daardoor een nieuwe socket en nieuwe chipsets vereisen.

nehalem_die_shot_550

De 45 nm quad core Nehalem

De lancering van Nehalem is nog relatief ver weg, toch zijn er 'in het wild' al afbeeldingen van werkende Nehalem processors opgedoken. Het betreft twee 45 nm quad cores op een workstation/server moederbord, waarbij Hyper Threading is ingeschakeld.

nehalem_550 

De kloksnelheid van de processors van 2133 MHz zal nauwelijks tot de verbeelding spreken, de kans is klein dat dit de definitieve kloksnelheid betreft. Toch is er een aantal noemenswaardigheden, zoals de lage Vcore en de frequentie waarop de 'Bus' werkt. De Vcore, oftewel de spanning waarop een processor werkt, bedraagt een schamele 0.975v wat het stroomverbruik en de warmteproductie ten goede zou komen. Het is natuurlijk mogelijk dat het gebruikte tooltje CPU-Z de Vcore niet correct weergeeft, de Nehalem is immers nog geen officieel geïntroduceerd model.

De frequentie waarop de 'Bus' werkt is vergeleken met Intel's huidige Front Side Bus laag, 133 MHz of 533 MHz Quad Pumped Data Rate (QDR). Wat deze 'Bus' precies is weten we nog niet, maar het zou de Quick Path Interconnect (QPI) moeten zijn. De QPI wordt Intel's tegenhanger van de door AMD gebruikte Hyper Transport verbinding en moet een snelle point-to-point verbinding tussen de processor en de rest van het systeem tot stand brengen.

De Nehalem moet tevens gaan beschikken over een geïntegreerde geheugencontroller, waardoor de communicatie tussen processor en geheugen niet meer via de Front Side Bus zal verlopen. De processor kan hierdoor snel werken met minder eigen cachegeheugen dan we tot nu toe van Intel gewend zijn. We zien bij de Nehalem slechts 256 KB L2 cache per core en 8 MB gedeelde L3 cache.

Bovenstaande afbeelding is afkomstig van Chiphell

Bron: Nordic Hardware

« Vorig bericht Volgend bericht »
0