Het geheugen van de toekomst

7 reacties
Inhoudsopgave
  1. 1. Functie van het geheugen
  2. 2. DRAM: de basis
  3. 3. DIMM modules
  4. 4. Bandbreedte en wachttijd
  5. 5. Bandbreedte en wachttijd (vervolg)
  6. 6. De praktijk
  7. 7. Sneller geheugen
  8. 8. De wereld van RDRAM
  9. 9. De keerzijde van de medaille
  10. 10. Rekenen aan RDRAM
  11. 11. De waarde van Rambus
  12. 12. DDR-SDRAM
  13. 13. Conclusie
  14. 7 reacties

De keerzijde van de medaille

De aansturing van RDRAM verschilt sterk met die van SDRAM. Dat is duidelijk te zien in figuur 5. In het bovenste gedeelte is de werking van SDRAM afgebeeld. Wordt er 64 bit aan data aangevraagd, dan worden alle chips op de DIMM-module tegelijkertijd (dus parallel) aangesproken. De databus van SDRAM’s loopt dus als het ware ‘onder de modules door’. In het tweede gedeelte van dezelfde figuur 5 wordt de werkwijze van RDRAM getoond. De databus loopt hier door de modules en door de verschillende geheugenchips heen, die serieel worden aangesproken. Het houdt dus in dat de data niet verspreid zijn over de verschillende geheugenchips, maar dat in de eerste chip het eerste stuk data staat, in de tweede chip het tweede, enzovoort. Een volledige Rambus-keten mag uit maximaal 32 chips bestaan, verdeeld over maximaal twee (op sommige moederborden drie) zogenaamde RIMM-modules. Het einde van de Rambus-bus wordt op het moederbord aangegeven, ‘getermineerd’ in vakjargon. Dit brengt met zich mee dat in ongebruikte RIMM-slots een ‘lege’ RIMM-module moet worden geplaatst.


Figuur 5: De aansturing van RDRAM is duidelijk anders dan bij SDRAM

De seriële opbouw van een Rambus-geheugenbus veroorzaakt wel enkele extra complicaties. Het minst belangrijke probleem wordt veroorzaakt door het feit dat de verschillende chips niet gelijkmatig worden gebruikt. Dit kan ervoor zorgen dat bepaalde chips erg heet worden. Om dit probleem te omzeilen zijn RIMM-modules voorzien van een ‘heatdispenser’, die de hitte over de gehele module verdeelt. Dat verklaart waarom RIMM-modules van een speciaal kapje zijn voorzien.

Belangrijker is het probleem is dat het versturen van data vanuit de laatste chip een stuk langer kan duren dan bij de eerste chip het geval is, door de relatief lange afstand die moet worden afgelegd. De lengte van de Rambus-geheugenbus maakt het nodig om extra wachttijden te introduceren. Deze worden zo gekozen dat de laatste module er nog net in past. De werking van de modules die als eerste gegevens verzenden tijdens een cyclus wordt dus in principe vertraagd. Dit verklaart dan ook waarom RDRAM met zeer hoge wachttijden kampt.

0
*