Het geheugen van de toekomst

7 reacties
Inhoudsopgave
  1. 1. Functie van het geheugen
  2. 2. DRAM: de basis
  3. 3. DIMM modules
  4. 4. Bandbreedte en wachttijd
  5. 5. Bandbreedte en wachttijd (vervolg)
  6. 6. De praktijk
  7. 7. Sneller geheugen
  8. 8. De wereld van RDRAM
  9. 9. De keerzijde van de medaille
  10. 10. Rekenen aan RDRAM
  11. 11. De waarde van Rambus
  12. 12. DDR-SDRAM
  13. 13. Conclusie
  14. 7 reacties

De praktijk

Om te achterhalen hoe snel een geheugenmodule in werkelijkheid is, moeten we bekijken welke wachttijden de processor precies ziet. Om te beginnen duurt het gemiddeld één klokslag om de geheugenaanvraag van de processor naar de chipset te versturen. Vervolgens is één klokslag nodig om de geheugenaanvraag van de chipset naar de geheugenmodule te sturen. Afhankelijk van het feit of we een page-hit of page-miss hebben volgt dan de cyclus van RAS to CAS latency, CAS latency en eventueel Precharge Time. Daarna duurt het één klokslag om de data te versturen en circa twee klokslagen om de data van de DRAM-outputbuffer bij de processor te krijgen. Aan de RAS to CAS, CAS en Precharge Time latencies moeten we dus gemiddeld 5T toevoegen voor de communicatie met de processor.

Een DIMM-module verzendt 64 bit per keer en heeft de mogelijkheid om 256 achtereenvolgende bits zonder extra vertraging achter elkaar te verplaatsen. De eerste 64 bit hebben dus een lange wachttijd, terwijl voor de tweede tot en met de vierde serie van 64 bit steeds nog maar één klokslag per serie nodig is. Het versturen van data in vier opeenvolgende cycli is overigens een eigenschap van DRAM die in de tijd van EDO-RAM is geïntroduceerd.

We kunnen nu de bandbreedte van PC133-, SDRAM-333- en SDRAM-222-modules berekenen. Dit alles vinden we terug in de tabellen 1 en 2. Uit de inhoud van die tabellen kunnen we een aantal conclusies trekken. Allereerst blijkt er een wezenlijk snelheidsverschil te bestaan tussen SDRAM-333- en SDRAM-222-modules. Belangrijker nog is de constatering dat een DIMM-module zelfs in de meest ideale situatie slechts veertig procent van de maximale, theoretische bandbreedte kan halen!

Tabel 1: Bandbreedte in de praktijk (PC133 SDRAM-333)

  Kans op deze situatie SDRAM wachttijden Totale wachttijd voor de eerste 64 bit Totale wachttijd voor de complete 256 bit Maximale bandbreedte in de praktijk
Page hit ca. 55% Alleen CAS latency: 3T 3T + 5T = 8T 8T + 1T + 1T + 1T = 11T 369 MB/s
Page miss ca. 40% RAS to CAS en CAS latency: 3T + 3T = 6T 6T + 5T = 11T 11T + 1T + 1T + 1T = 14T 290 MB/s
Page miss en oude rij nog open staand ca. 5% RAS to CAS en CAS latency / precharge time: 3T + 3T + 3T = 9T 9T + 5T = 14T 14T + 1T + 1T + 1T = 17T 239 MB/s

Tabel 2: Bandbreedte in de praktijk (PC133 SDRAM-222)

  Kans op deze situatie SDRAM wachttijden Totale wachttijd voor de eerste 64 bit Totale wachttijd voor de complete 256 bit Maximale bandbreedte in de praktijk
Page hit ca. 55% Alleen CAS latency: 2T 2T + 5T = 7T 7T + 1T + 1T + 1T = 10T 406 MB/s
Page miss ca. 40% RAS to CAS en CAS latency: 2T + 2T = 4T 4T + 5T = 9T 9T + 1T + 1T + 1T = 12T 338 MB/s
Page miss en oude rij nog open staand ca. 5% RAS to CAS en CAS latency / precharge time: 2T + 2T + 2T = 6T 6T + 5T = 11T 11T + 1T + 1T + 1T = 14T 290 MB/s

0
*