Achtergrond instellen

Standaardinstelling herstellen

Beste bezoeker. Je ziet deze tekst omdat een adblocker, plugin of andere software onze advertenties blokkeert. Hardware.Info publiceert jaarlijks gratis duizenden nieuwsberichten en honderden artikelen op basis van duizenden testresultaten. Dat is alleen maar mogelijk dankzij de inkomsten uit advertenties. Vandaar: white-list onze site als je deze nuttig vindt. Klik hier voor meer info.

OCZ plant eerste SSD's met triple-level cell geheugen

Door , views: 4.454, bron: Xbit Labs


Toen OCZ een paar maanden geleden zijn Indilinx Everest SSD-controller aankondigde, was dat tevens de eerste controller van het bedrijf die ondersteuning biedt aan triple-level cell geheugenchips. Tijdens een conferentie heeft de fabrikant nu laten doorschemeren vanaf januari solid-state drives met dit type geheugen aan te gaan aanbieden.

Triple-level cell geheugen is de volgende logische stap binnen de multi-level cell categorie. Tot voor kort werd met multi-level vaak gedoeld op het kunnen opslaan van twee bits per geheugencel, maar de definitie biedt ook ruimte voor 'meer dan twee'. Een van de grote voordelen van meer bits in één cel kwijt kunnen, is dat de productiekosten per capaciteiteenheid omlaag gaan. De prestaties liggen echter wel onder het niveau van bijvoorbeeld single-level cell geheugen en ook de theoretische levensduur is een stuk lager.

Ondanks deze minpunten is OCZ voornemens om in januari de eerste (goedkope) solid-state drives op basis van triple-level cell geheugen uit te brengen, zo liet CEO Ryan Peterson tijdens de Needham HDD & Memory Conference 2011 weten. Naar alle waarschijnlijkheid zullen deze SSD's voorzien zijn van de eerder genoemde Everest controller en gericht worden op low-end servers en zowel consumentendesktops als -laptops in het instapsegment.

Het wordt interessant om te zien welke slimmigheden OCZ bedacht heeft om te compenseren voor het beperkte aantal schrijfcycli van triple-level cell geheugen, dat ruwweg een factor tien lager ligt ten opzichte van de huidige, twee-bits-per-cel multi-level cell chips.

Een referentie-ontwerp van een solid-state drive op basis van de Indilinx Everest controller


Hardware.Info maakt gebruik van cookies. Bekijk ons cookiebeleid.